ShellBanner
IP Address: 80.252.133.24:443 You: 216.73.216.193
System:Linux MiraNet 3.0.0-14-generic-pae #23-Ubuntu SMP Mon Nov 21 22:07:10 UTC 2011 i686
Software:Apache. PHP/5.3.6-13ubuntu3.10
ID:uid=65534(nobody) gid=65534(nogroup) groups=65534(nogroup)
Safe Mode:OFF
Open_Basedir:OFF
Freespace:22.54 GB of 70.42 GB (32.01%)
MySQL: ON MSSQL: OFF Oracle: OFF PostgreSQL: OFF Curl: OFF Sockets: ON Fetch: OFF Wget: ON Perl: ON
Disabled Functions: pcntl_alarm,pcntl_fork,pcntl_waitpid,pcntl_wait,pcntl_wifexited,pcntl_wifstopped,pcntl_wifsignaled,pcntl_wexitstatus,pcntl_wtermsig,pcntl_wstopsig,pcntl_signal,pcntl_signal_dispatch,pcntl_get_last_error,pcntl_strerror,pcntl_sigprocmask,pcntl_sigwaitinfo,pcntl_sigtimedwait,pcntl_exec,pcntl_getpriority,pcntl_setpriority,

/ usr/ src/ linux-headers-3.0.0-14/ arch/ arm/ mach-ux500/ include/ mach/ - drwxr-xr-x

Directory:
Viewing file:     db5500-regs.h (5.61 KB)      -rw-r--r--
Select action/file-type:
(+) | (+) | (+) | Code (+) | Session (+) | (+) | SDB (+) | (+) | (+) | (+) | (+) | (+) |
/*
 * Copyright (C) ST-Ericsson SA 2010
 *
 * License terms: GNU General Public License (GPL) version 2
 */

#ifndef __MACH_DB5500_REGS_H
#define __MACH_DB5500_REGS_H

#define U5500_PER1_BASE        0xA0020000
#define U5500_PER2_BASE        0xA0010000
#define U5500_PER3_BASE        0x80140000
#define U5500_PER4_BASE        0x80150000
#define U5500_PER5_BASE        0x80100000
#define U5500_PER6_BASE        0x80120000

#define U5500_GIC_DIST_BASE    0xA0411000
#define U5500_GIC_CPU_BASE    0xA0410100
#define U5500_DMA_BASE        0x90030000
#define U5500_STM_BASE        0x90020000
#define U5500_STM_REG_BASE    (U5500_STM_BASE + 0xF000)
#define U5500_MCDE_BASE        0xA0400000
#define U5500_MODEM_BASE    0xB0000000
#define U5500_L2CC_BASE        0xA0412000
#define U5500_SCU_BASE        0xA0410000
#define U5500_DSI1_BASE        0xA0401000
#define U5500_DSI2_BASE        0xA0402000
#define U5500_SIA_BASE        0xA0100000
#define U5500_SVA_BASE        0x80200000
#define U5500_HSEM_BASE        0xA0000000
#define U5500_NAND0_BASE    0x60000000
#define U5500_NAND1_BASE    0x70000000
#define U5500_TWD_BASE        0xa0410600
#define U5500_ICN_BASE        0xA0040000
#define U5500_B2R2_BASE        0xa0200000
#define U5500_BOOT_ROM_BASE    0x90000000

#define U5500_FSMC_BASE        (U5500_PER1_BASE + 0x0000)
#define U5500_SDI0_BASE        (U5500_PER1_BASE + 0x1000)
#define U5500_SDI2_BASE        (U5500_PER1_BASE + 0x2000)
#define U5500_UART0_BASE    (U5500_PER1_BASE + 0x3000)
#define U5500_I2C1_BASE        (U5500_PER1_BASE + 0x4000)
#define U5500_MSP0_BASE        (U5500_PER1_BASE + 0x5000)
#define U5500_GPIO0_BASE    (U5500_PER1_BASE + 0xE000)
#define U5500_CLKRST1_BASE    (U5500_PER1_BASE + 0xF000)

#define U5500_USBOTG_BASE    (U5500_PER2_BASE + 0x0000)
#define U5500_GPIO1_BASE    (U5500_PER2_BASE + 0xE000)
#define U5500_CLKRST2_BASE    (U5500_PER2_BASE + 0xF000)

#define U5500_KEYPAD_BASE    (U5500_PER3_BASE + 0x0000)
#define U5500_PWM_BASE        (U5500_PER3_BASE + 0x1000)
#define U5500_GPIO3_BASE    (U5500_PER3_BASE + 0xE000)
#define U5500_CLKRST3_BASE    (U5500_PER3_BASE + 0xF000)

#define U5500_BACKUPRAM0_BASE    (U5500_PER4_BASE + 0x0000)
#define U5500_BACKUPRAM1_BASE    (U5500_PER4_BASE + 0x1000)
#define U5500_RTT0_BASE        (U5500_PER4_BASE + 0x2000)
#define U5500_RTT1_BASE        (U5500_PER4_BASE + 0x3000)
#define U5500_RTC_BASE        (U5500_PER4_BASE + 0x4000)
#define U5500_SCR_BASE        (U5500_PER4_BASE + 0x5000)
#define U5500_DMC_BASE        (U5500_PER4_BASE + 0x6000)
#define U5500_PRCMU_BASE    (U5500_PER4_BASE + 0x7000)
#define U5500_MSP1_BASE        (U5500_PER4_BASE + 0x9000)
#define U5500_GPIO2_BASE    (U5500_PER4_BASE + 0xA000)
#define U5500_CDETECT_BASE    (U5500_PER4_BASE + 0xF000)
#define U5500_PRCMU_TCDM_BASE    (U5500_PER4_BASE + 0x18000)

#define U5500_SPI0_BASE        (U5500_PER5_BASE + 0x0000)
#define U5500_SPI1_BASE        (U5500_PER5_BASE + 0x1000)
#define U5500_SPI2_BASE        (U5500_PER5_BASE + 0x2000)
#define U5500_SPI3_BASE        (U5500_PER5_BASE + 0x3000)
#define U5500_UART1_BASE    (U5500_PER5_BASE + 0x4000)
#define U5500_UART2_BASE    (U5500_PER5_BASE + 0x5000)
#define U5500_UART3_BASE    (U5500_PER5_BASE + 0x6000)
#define U5500_SDI1_BASE        (U5500_PER5_BASE + 0x7000)
#define U5500_SDI3_BASE        (U5500_PER5_BASE + 0x8000)
#define U5500_SDI4_BASE        (U5500_PER5_BASE + 0x9000)
#define U5500_I2C2_BASE        (U5500_PER5_BASE + 0xA000)
#define U5500_I2C3_BASE        (U5500_PER5_BASE + 0xB000)
#define U5500_MSP2_BASE        (U5500_PER5_BASE + 0xC000)
#define U5500_IRDA_BASE        (U5500_PER5_BASE + 0xD000)
#define U5500_IRRC_BASE        (U5500_PER5_BASE + 0x10000)
#define U5500_GPIO4_BASE    (U5500_PER5_BASE + 0x1E000)
#define U5500_CLKRST5_BASE    (U5500_PER5_BASE + 0x1F000)

#define U5500_RNG_BASE        (U5500_PER6_BASE + 0x0000)
#define U5500_HASH0_BASE    (U5500_PER6_BASE + 0x1000)
#define U5500_HASH1_BASE    (U5500_PER6_BASE + 0x2000)
#define U5500_PKA_BASE        (U5500_PER6_BASE + 0x4000)
#define U5500_PKAM_BASE        (U5500_PER6_BASE + 0x5100)
#define U5500_MTU0_BASE        (U5500_PER6_BASE + 0x6000)
#define U5500_MTU1_BASE        (U5500_PER6_BASE + 0x7000)
#define U5500_CR_BASE        (U5500_PER6_BASE + 0x8000)
#define U5500_CRYP0_BASE    (U5500_PER6_BASE + 0xA000)
#define U5500_CRYP1_BASE    (U5500_PER6_BASE + 0xB000)
#define U5500_CLKRST6_BASE    (U5500_PER6_BASE + 0xF000)

#define U5500_GPIOBANK0_BASE    U5500_GPIO0_BASE
#define U5500_GPIOBANK1_BASE    (U5500_GPIO0_BASE + 0x80)
#define U5500_GPIOBANK2_BASE    U5500_GPIO1_BASE
#define U5500_GPIOBANK3_BASE    U5500_GPIO2_BASE
#define U5500_GPIOBANK4_BASE    U5500_GPIO3_BASE
#define U5500_GPIOBANK5_BASE    U5500_GPIO4_BASE
#define U5500_GPIOBANK6_BASE    (U5500_GPIO4_BASE + 0x80)
#define U5500_GPIOBANK7_BASE    (U5500_GPIO4_BASE + 0x100)

#define U5500_MBOX_BASE        (U5500_MODEM_BASE + 0xFFD1000)
#define U5500_MBOX0_PEER_START    (U5500_MBOX_BASE + 0x40)
#define U5500_MBOX0_PEER_END    (U5500_MBOX_BASE + 0x5F)
#define U5500_MBOX0_LOCAL_START    (U5500_MBOX_BASE + 0x60)
#define U5500_MBOX0_LOCAL_END    (U5500_MBOX_BASE + 0x7F)
#define U5500_MBOX1_PEER_START    (U5500_MBOX_BASE + 0x80)
#define U5500_MBOX1_PEER_END    (U5500_MBOX_BASE + 0x9F)
#define U5500_MBOX1_LOCAL_START    (U5500_MBOX_BASE + 0xA0)
#define U5500_MBOX1_LOCAL_END    (U5500_MBOX_BASE + 0xBF)
#define U5500_MBOX2_PEER_START    (U5500_MBOX_BASE + 0x00)
#define U5500_MBOX2_PEER_END    (U5500_MBOX_BASE + 0x1F)
#define U5500_MBOX2_LOCAL_START    (U5500_MBOX_BASE + 0x20)
#define U5500_MBOX2_LOCAL_END    (U5500_MBOX_BASE + 0x3F)

#define U5500_ACCCON_BASE_SEC    (0xBFFF0000)
#define U5500_ACCCON_BASE        (0xBFFF1000)
#define U5500_ACCCON_CPUVEC_RESET_ADDR_OFFSET (0x00000020)
#define U5500_ACCCON_ACC_CPU_CTRL_OFFSET (0x000000BC)

#define U5500_ESRAM_BASE            0x40000000
#define U5500_ESRAM_DMA_LCPA_OFFSET    0x10000
#define U5500_DMA_LCPA_BASE    (U5500_ESRAM_BASE + U5500_ESRAM_DMA_LCPA_OFFSET)

#define U5500_MCDE_SIZE        0x1000
#define U5500_DSI_LINK_SIZE    0x1000
#define U5500_DSI_LINK_COUNT    0x2
#define U5500_DSI_LINK1_BASE    (U5500_MCDE_BASE + U5500_MCDE_SIZE)
#define U5500_DSI_LINK2_BASE    (U5500_DSI_LINK1_BASE + U5500_DSI_LINK_SIZE)

#endif
Command:
Quick Commands:
Upload:
[Read-Only] Max size: 100MB
PHP Filesystem: <@ Ú
Search File:
regexp
Create File:
Overwrite [Read-Only]
View File:
Mass Defacement:
[+] Main Directory: [+] Defacement Url:
LmfaoX Shell - Private Build [BETA] - v0.1 -; Generated: 0.1979 seconds